技術紹介

  • 本技術の特徴の一つとして、デバイス層よりも薄化したウエハを制限なく積層出来る事にあります。この事により、積層数に応じた集積度を得られるばかりか、上下配線には、SnAgバンプやCuポストが必要なくなります。(バンプレス配線)
  • 本技術による積層方法は、前工程(ウエハプロセス)との互換性があり、スルー・シリコン・ビア(TSV : Through-Silicon Via)の小型化で、エッチング加工とCu埋め込み配線のプロセス時間が大幅に短縮されます。
    バンプを使用しないことから、大きなバンプ形状で制限されていた高密度TSV配線を実現する事が出来、更にはバンプを原因とするシリーズ抵抗、薄化と反り、熱ストレスなどの制約から解放されます。
    また、高密度配線と大幅な物理配線長の短縮で、DRAMの広帯域ファンアウト接続はもとより、DRAMとMPUの配線が容易になります。
  • さらに、COWに応用したオフチップTSVを併用する事で、大幅にレイアウトを変更する事なく、ファンアウトする事が可能になります。これらの技術を用いる事で、フォームファクターは、従来の 1/100、超小型のSiPが低コストで実現する事が出来ます。

出典:東京工業大学 未来産業技術研究所 大場隆之研究室

出典:東京工業大学 未来産業技術研究所 大場隆之研究室



出典:東京工業大学 未来産業技術研究所 大場隆之研究室

<↑ページTOPへ>